主要内容
自科版推荐

一种超低功耗模数转换器的设计与仿真


发布者:tcl 发布时间:2017/9/18 16:49:28 阅读:2000


作者:胡云峰,易子川,李琛,周国富

单位:1. 电子科技大学中山学院,中山 528402;2. 深圳市国华光电科技有限公司,深圳 518110;3. 深圳市国华光电研究院,深圳 518110

摘要:为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC). 首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%. 采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态比较降低SAR ADC整体功耗. 最后,SAR ADC在180 nm CMOS工艺下进行设计与仿真. 仿真结果表明:在1 V电源电压和100 kHz的采样频率下,ADC的信噪失真比(SNDR)为61.59 dB,有效位(ENOB)为9.93 bit,总功耗为0.188 μW,功耗优值(FOM)每步为1.9 fJ. 设计的超低功耗SAR ADC适用于低功耗电子终端设备.
关键词:模数转换器; 逐次逼近寄存器; 电容阵列DAC; 超低功耗; 组合电容
DOI:10.6054/j.jscnun.2017122
引用:胡云峰,易子川,李琛,等.一种超低功耗模数转换器的设计与仿真[J].华南师范大学学报(自然科学版),2017,49(4):5-10.